![\"\"](\"http:\/\/jagumiel.xyz\/blog\/wp-content\/uploads\/2018\/12\/resistencias_pull-up.png\")
<\/a>Imagen 1. Funcionamiento de un circuito de colector abierto con sus resistencias \u00abpull-up\u00bb.<\/p><\/div>\n
El esquema se puede ver en la imagen superior. El transistor Mosfet funciona como un interruptor. Cuando est\u00e1 abierto, deja pasar Vin<\/sub>, poniendo en el cable esa tensi\u00f3n, y cuando est\u00e1 cerrado, conduce la l\u00ednea a tierra, lo que se traduce en una tensi\u00f3n de 0V. De esta forma es como se generan los \u201c1\u201d y \u201c0\u201d en este bus.<\/p>\n El est\u00e1ndar I2C permite tener m\u00faltiples dispositivos conectados al mismo bus, pero para que se entiendan es necesario un protocolo de comunicaci\u00f3n. Todos los dispositivos estar\u00e1n escuchando hasta que detecten un cambio particular en las l\u00edneas que indique el comienzo de transferencia. A continuaci\u00f3n, el m\u00e1ster enviar\u00e1 una direcci\u00f3n para referirse a uno de los dispositivos y comenzar la comunicaci\u00f3n con \u00e9l. Hay casos en los que un esclavo tambi\u00e9n puede iniciar una comunicaci\u00f3n con otro esclavo.<\/p>\n Imagen 2. Esquema de conexionado en I2C de un maestro con sus esclavos.<\/p><\/div>\n El protocolo permite dos operaciones distintas, la escritura y la lectura, empezar\u00e9 con el primero de ellos.<\/p>\n Cuando el sistema est\u00e1 inactivo, las dos l\u00edneas est\u00e1n en alta impedancia, por lo que al tener conectadas las resistencias \u201cpull-up\u201d, las dos l\u00edneas est\u00e1n en \u201calta\u201d. Para indicar el comienzo de una operaci\u00f3n (condici\u00f3n de inicio), la l\u00ednea de datos tiene que ponerse a \u20180\u2019 antes que la del reloj. El reloj empezar\u00e1 a funcionar marcando el ritmo de la transmisi\u00f3n. Para terminar la transmisi\u00f3n (condici\u00f3n de parada), hay que poner el canal SCL a \u20181\u2019 antes que el SDA. Seguir\u00e1n ambos a \u20181\u2019 hasta que se vuelva a hacer la condici\u00f3n de inicio.<\/p>\n En el protocolo hay que tener en cuenta que cada 8 bits hay un ACK. Lo primero que se hace es enviar la direcci\u00f3n del dispositivo (7bits) seguido de un bit de lectura\/escritura. El \u20180\u2019 indica que se desea escribir y el \u20181\u2019 que se desea leer. El esclavo responder\u00e1 con un ACK, que el maestro leer\u00e1 y lo tendr\u00e1 en consideraci\u00f3n. El ACK consiste en poner la l\u00ednea a \u20180\u2019 si todo va bien, y a \u20181\u2019 en caso contrario<\/p>\n Para la escritura, despu\u00e9s del ACK, se env\u00eda la direcci\u00f3n del registro donde se desea escribir (1Byte), y se espera de nuevo al ACK por parte del esclavo. Por \u00faltimo, se env\u00eda el dato que se desea escribir (1Byte), se espera al ACK y se termina con la condici\u00f3n de parada, que consiste en SCL en alta antes que SDA. En caso de que se quiera escribir en dos o m\u00e1s registros consecutivos, se enviar\u00eda el siguiente dato despu\u00e9s del ACK y se terminar\u00eda con la condici\u00f3n de parada.<\/p>\n Imagen 3. Operaci\u00f3n de escritura en I2C.<\/p><\/div>\n El caso de la lectura es un poco diferente, pero sigue siendo sencillo. Se empieza la trama como si fuera una lectura, con su condici\u00f3n de inicio, la direcci\u00f3n del dispositivo seguido del bit de escritura y despu\u00e9s del ACK se env\u00eda la direcci\u00f3n del registro que se desea leer. Se espera al ACK. Aqu\u00ed viene lo diferente. Despu\u00e9s del ACK, se vuelve a repetir la condici\u00f3n de inicio, y se env\u00eda de nuevo la direcci\u00f3n del dispositivo seguido del bit de lectura, el esclavo escribir\u00e1 el bit de ACK y el maestro se quedar\u00e1 escuchando.<\/p>\n El esclavo est\u00e1 enviando el contenido del registro que se le ha solicitado con anterioridad, el maestro debe de leerlo y almacenarlo, ya que le est\u00e1n respondiendo. Si se desea seguir leyendo registros consecutivos se le env\u00eda al esclavo un ACK a \u20180\u2019, en caso de querer finalizar la comunicaci\u00f3n se le manda un NACK y se efect\u00faa la condici\u00f3n de parada.<\/p>\n Imagen 4. Operaci\u00f3n de lectura en I2C.<\/p><\/div>\n Si queremos implementar el protocolo I2C en VHDL necesitaremos de los siguientes materiales. En el caso del hardware, he escogido un expansor de GPIO, pero puedes usar cualquier otro dispositivo, como podr\u00eda ser un sensor de temperatura\/humedad.<\/p>\n Una vez estudiado el funcionamiento, se ha conseguido implementar el protocolo I2C en VHDL. Hasta la fecha hab\u00eda usado el bus I2C con Arduino y PIC24, pero hab\u00eda usado librer\u00edas predefinidas para comunicarme con los dispositivos. En este caso he tenido que bajar de nivel y escribir en hardware todo el protocolo de comunicaci\u00f3n, teniendo en cuenta c\u00f3mo generar las se\u00f1ales, la importancia de la sincron\u00eda, el env\u00edo y recepci\u00f3n de datos y la interconexi\u00f3n de los circuitos. Y es que, desarrollar el protocolo I2C en VHDL no es algo trivial.<\/p>\n Para probar el protocolo sobre un hardware real he usado una placa de pruebas que funciona como expansor de GPIO. He tenido que estudiarla, ver sus circuitos internos, mover algunos jumpers para configurarla\u2026 Ten\u00eda bastante m\u00e1s trabajo que el conectarla y esperar a que funcionara. Las pruebas que he realizado han sido tanto con un osciloscopio como con un analizador l\u00f3gico, para ver toda la trama.<\/p>\n He utilizado una placa de desarrollo Terasic DE-1 con una FPGA Cyclone V de Altera\/Intel. Del puerto de GPIO de la placa he sacado una tensi\u00f3n de 3.3V para alimentar el perif\u00e9rico y he configurado otros dos puertos digitales para las se\u00f1ales de SCL y SDA. Todo est\u00e1 ordenado por colores, de forma que la alimentaci\u00f3n son los cables rojo y negro, el color verde es para la l\u00ednea SCL y el amarillo para el SDA. El valor de las resistencias de pull-up es de 10k\u03a9.<\/p>\n Imagen 5. Conexi\u00f3n de cables y resistencias de \u00abpull-up\u00bb.<\/p><\/div>\n He utilizado una placa de prototipado para poner las resistencias \u00abpull-up\u00bb en las l\u00edneas de reloj y datos. Aunque una ristra de cables vaya al lado izquierdo de la placa, se puede acceder tambi\u00e9n por el lado derecho. He comprobado con un pol\u00edmetro que internamente tienen la misma ruta, es decir, he mirado la continuidad.<\/p>\n Imagen 6. Se\u00f1al de salida enviada a trav\u00e9s de I2C al expansor de GPIO.<\/p><\/div>\n En la imagen superior se observa c\u00f3mo he conectado el osciloscopio para ver la se\u00f1al que estoy generando por la salida del octavo pin. Lo he configurado como salida y estoy escribiendo alternativamente ‘0’ y ‘1’.<\/p>\n Tras hacer las pruebas, los datos obtenidos son satisfactorios. Puedo sacar una se\u00f1al de GPIO a trav\u00e9s del perif\u00e9rico y manipularla. Si conecto un generador de funciones y lo configuro como entrada, puedo leer esa l\u00ednea del perif\u00e9rico a trav\u00e9s de la FPGA. Y si escribo en los registros de la tarjeta expansora, tambi\u00e9n puedo leerlos en la FPGA y comprobar que la escritura se ha hecho correctamente.<\/p>\n En esta primera captura accedo al dispositivo 72h, esta es su direcci\u00f3n. Entro a escribir en el registro 03h, que es el de configuraci\u00f3n. Determina que pines son de entrada y cuales de salida. Pongo los cuatro primeros bits a ‘0’ (lectura) y los cuatro \u00faltimos a ‘1’, escritura 0Fh. Estas son las capturas que he obtenido (ambas son iguales, pero una est\u00e1 ampliada):<\/p>\n Imagen 7. Trama de escritura y lectura generada por la FPGA.<\/p><\/div>\n La segunda escritura la hago en el registro 01h, que es el de datos de escritura. Los pines que he puesto como entrada da igual que tengan un ‘0’ o un ‘1’, se van a tratar igual, pero en los de escritura, si pongo un ‘1’ saldr\u00e1 voltaje de 3.3V y si pongo un ‘0’ no habra tensi\u00f3n. Alterando el valor de este registro puedo generar una se\u00f1al GPIO.<\/p>\n La \u00faltima parte de la trama se corresponde a una lectura. Leo uno de los registros internos de la memoria, concretamente el 01h. Veo que me devuelve el dato con el valor que le he asignado. Se termina con el env\u00edo de un NACK y la condici\u00f3n de parada.<\/p>\n Imagen 8. Trama de lectura de uno de los registros del expansor GPIO.<\/p><\/div>\n En los siguientes enlaces se puede encontrar el c\u00f3digo generado en VHDL y el repositorio de adquisici\u00f3n de datos.<\/p>\n Repositorio de adquisici\u00f3n de datos<\/a><\/a>Protocolo<\/h2>\n
Escritura<\/h3>\n
<\/a>Lectura<\/h3>\n
<\/a>Implementaci\u00f3n en hardware y montaje<\/h2>\n
Materiales<\/strong><\/h3>\n
\n
\n
\n
Desarrollo del protocolo I2C en VHDL<\/h3>\n
Montaje<\/h3>\n
<\/a><\/a>Resultados. Protocolo I2C en VHDL funcionando<\/h3>\n
Trama de lectura y escritura de I2C en VHDL<\/h3>\n
<\/a>Trama de lectura de I2C en VHDL<\/h3>\n
<\/a>
\nProtocolo I2C en VHDL para FPGA<\/a><\/p>\n\n\t\t